PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-036816

(43) Date of publication of application: 09.02.2001

(51) Int. CI.

HO4N 5/335

(21) Application number: 11-177547 (71) Applicant: TAIWAN ADVANCED SENSORS

CORP

(22) Date of filing:


23. 06. 1999 (72) Inventor: RI GAKUNO

(54) AUTOMATIC CALIBRATION OF A/D CONVERTER IN CMOS-TYPE IMAGE SENSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To minimize the parasitic effect of an A/D converter and a CDS circuit by initializing the counters of respective n-A/D converters by a compensation value to compensate the digital output of the corresponding A/D converters to balance the nonuniformity of elements in a signal processing means.

SOLUTION: Each A/D converter 16 is connected so as to receive an analog signal from a corresponding column line 14 through a known correlated double sampling (CDS) circuit 18 to convert each analog signal to a digital signal. The digital signal expresses the gray level of optical luminance detected by a corresponding pixel element. Then, in an initializing period before generation of N-pieces of digital signals, a compensation value where prescribed reference voltage



corresponds to each of the N A/D converters 16 is obtained. As the result of it, the counters of the respective N A/D converters are initialized by the compensation value to compensate the digital output of the corresponding A/D converters 16 to balance the nonuniformity of elements in a signal processing means.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-36816 (P2001-36816A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H 0 4 N 5/335

H 0 4 N 5/335

E 5C024

P

審査請求 未請求 請求項の数43 OL (全 16 頁)

(21)出願番号

特顧平11-177547

(22)出顧日

平成11年6月23日(1999.6.23)

(71)出願人 599121942 타니와 어드바스트 ゼイパ

タイワン アドパンスド センサーズ コ

一ポレイション

Taiwan Advanced Sen

sors Corp.

台湾, 台北, ホピン イーストロ

ード, セクション 1, ナンパー214,

12ティーエイチ フロア

(74)代理人 100078282

弁理士 山本 秀策

最終頁に続く


(54) 【発明の名称】 CMOS型イメージセンサ内のA/D変換器の自動較正

(57)【要約】

(修正有)

【課題】 単一チップCMOS型イメージセンサのN個のA/D変換器の対応するセットのA/D変換器内のカウンタを初期化する方法を提供する。

【解決手段】 イメージセンサ装置は、N個のアナログ信号をそれぞれ出力するN列の出力ラインを有するイメージ感知アレイであって、Nは1より大きい整数である、イメージ感知アレイと、それぞれがN個のアナログ信号のうちの1つの信号に対応するN個のデジタル信号を生成するN個のデジタル信号のうちの1つの信号を生成するカウンタを含むN個のA/D変換器を備え、該N個のデジタル信号が生成される前の初期化期間中は、所定の基準電圧が該N個のA/D変換器の入力に接続され、該N個のA/D変換器のそれぞれに対応する補償値が得られ、その結果該N個のA/D変換器それぞれの該カウンタが該補償値により初期化される。



【特許請求の範囲】

【請求項1】 イメージセンサ装置であって、

N個のアナログ信号をそれぞれ出力するN列の出力ラインを有するイメージ感知アレイであって、Nは1より大きい整数である、イメージ感知アレイと、

それぞれがN個のアナログ信号のうちの1つの信号に対応するN個のデジタル信号を生成するN個の入力ラインを有する信号処理手段と、

それぞれが該N個のデジタル信号のうちの1つの信号を 生成するカウンタを含むN個のA/D変換器を備え、該 N個のデジタル信号が生成される前の初期化期間中は、 所定の基準電圧が該N個のA/D変換器の入力に接続され、該N個のA/D変換器のそれぞれに対応する補償値 が得られ、その結果該N個のA/D変換器それぞれの該 カウンタが該補償値により初期化されて、該対応するA/D変換器の該デジタル出力を補償し、これにより該信 号処理手段内の素子の非均一性を均衡化する、イメージ センサ装置。

【請求項2】 前記信号処理手段は、それぞれが前記補償値を前記対応するカウンタにロードして、該対応するカウンタの前記デジタル出力を補償する、N個の初期化回路をさらに備えている、請求項1に記載のイメージセンサ装置。

【請求項3】 前記信号処理手段は、それぞれが前記補 償値を前記対応するカウンタの前記出力にラッチおよび 加算して、該対応するカウンタの前記デジタル出力を補 償する、N個の初期化回路をさらに備えている、請求項 1に記載のイメージセンサ装置。

【請求項4】 前記信号処理手段は、

それぞれが前記N個のアナログ信号のうちの対応する信号に応答してサンプリングされたアナログ信号を生成する、該信号処理手段の前記N個の入力ラインに接続されるN個のサンプリング回路をさらに備えている、請求項1に記載のイメージセンサ装置。

【請求項5】 前記N個のA/D変換器のそれぞれが基準ランプ信号を受け取る第1の入力端子と、前記サンプリングされたアナログ信号を受け取る第2の入力端子とを有する、請求項4に記載のイメージセンサ装置。

【請求項6】 前記サンプリング回路のそれぞれが第1 の入力端子と第2の入力端子とを備え、前記初期化期間中、前記N個のA/D変換器のそれぞれに対応する前記補償値が前記A/D変換器の前記出力で得られるように、前記所定の基準電圧が該第1および第2の入力端子を通して印加される、請求項4に記載のイメージセンサ装置。

【請求項7】 前記初期化期間中、前記A/D変換器の各セットに対応する前記補償値が、該A/D変換器の前記出力で得られるように、前記所定の基準電圧が、前記サンプリング回路のそれぞれの出力に印加される、請求項4に記載のイメージセンサ装置。

【請求項8】 前記信号感知アレイはイメージ感知アレイである、請求項1に記載のイメージセンサ装置。

【請求項9】 前記基準電圧は(Vramp+)-(Vramp-)-Vshに等しく、ここでVshは、前記A/D変換器によって生じるオフセット電圧より大きいかまたは該オフセット電圧に少なくとも等しく、Vramp-は該基準ランプ信号の最高値であり、Vramp-は該基準ランプ信号の最低値である、請求項5に記載のイメージセンサ装置。

【請求項10】 前記補償値は、前記初期化期間中に前記基準電圧が印加されるとき、対応するA/D変換器からの前記デジタル信号に対するバイナリ補数である、請求項1に記載のイメージセンサ装置。

【請求項11】 前記イメージセンサはCMOSタイプ のイメージセンサである、請求項8に記載のイメージセ ンサ装置。

【請求項12】 前記CMOSタイプのイメージセンサ はモノリシックCMOSタイプのイメージセンサであ る、請求項11に記載のイメージセンサ装置。

【請求項13】 N個のアナログ信号をそれぞれ出力するためのN列の出力ラインを有する画像感知アレイと、N個の入力ラインおよびそれぞれがN個のアナログ信号の1つに対応するN個のデジタル信号を生成するためのN個のA/D変換器を有する信号処理手段とを有する信号センサ装置を初期化する方法であって、

(a)該N個のアナログ信号を生成する前の初期化期間に、所定の基準電圧を該信号処理手段の該N個のA/D変換器の出力に結合させ、各セットのA/D変換器に対応する補償値をそれぞれの該N個のA/D変換器の該出力で得るステップと、

(b) 該N個のアナログ信号を生成する前に、該N個のA/D変換器のそれぞれにおけるカウンタを該対応する補償値で初期化し、該対応するA/D変換器のデジタル出力を補償し、それによって、該信号処理手段内の素子の不均一性を均衡化するステップと、

を包含する方法。

【請求項14】 前記ステップ(b)が、前記補償値を、1つの対応するカウンタにロードし、N個のサンプリング回路によって該カウンタからのデジタル信号出力を補償するステップをさらに含む、請求項13に記載の方法。

【請求項15】 前記ステップ(b)が、前記補償値を ラッチし、Nセットのサンプリング回路によって前記対 応するカウンタの前記出力に該補償値を加えるステップ をさらに含む、請求項13に記載の方法。

【請求項16】 前記ステップ(a)の前に、前記N個のサンプリング回路によって前記N個のアナログ信号のそれぞれをサンプリングし、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含む、請求項13に記載の方法。

【請求項17】 前記N個のA/D変換器のそれぞれが、基準ランプ信号を受信するための第1の入力端子および該サンプリングされたアナログ信号を受信するための第2の入力端子を有する、請求項16に記載の方法。

【請求項18】 前記ステップ(b)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの前記第1の入力端子および第2の入力端子にわたって印加し、各セットのA/D変換器に対応する前記補償値を、該A/D変換器の出力で得るステップをさらに含む、請求項16に記載の方法。

【請求項19】 前記ステップ(b)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、該A/D変換器の出力で得るステップをさらに含む、請求項16に記載の方法。

【請求項20】 前記信号感知アレイが画像感知アレイである、請求項13に記載の方法。

【請求項21】 前記基準電圧は(Vramp+)-(Vramp-)-Vshであり、Vshは、前記A/ D変換器によって生じるオフセット電圧よりも大きいか または少なくとも等しく、Vramp+は、該基準ラン プ信号の最も高い値であり、Vramp-は、該基準ランプ信号の最も低い値である、請求項17に記載の方 法。

【請求項22】 前記補償値が、前記基準電圧が印加されるときの前記対応するA/D変換器からの前記デジタル信号に対してバイナリ補数である、請求項13に記載の方法。

【請求項23】 前記イメージセンサ装置が、CMOS型イメージセンサである、請求項20に記載の方法。

【請求項24】 請求項23に記載のイメージセンサで あって、前記CMOS型イメージセンサが、モノリシックCMOS型イメージセンサであるイメージセンサ。

【請求項25】 N個のアナログ信号をそれぞれ出力するためのN列の出力ラインを有する信号感知手段を有する信号センサ装置において使用される信号処理手段であって、それぞれが該N個のアナログ信号の1つに対応するN個のデジタル信号を生成するためのN個の入力ラインを有し、

それぞれが該N個のデジタル信号の1つを生成するためのカウンタをそれぞれ有するN個のA/D変換器をさらに有し、該N個のデジタル信号が生成される前の初期化期間において、所定の基準電圧が該N個のA/D変換器の入力に結合され、該N個のA/D変換器のそれぞれに対応する補償値が得られ、該N個のA/D変換器のそれぞれにおける該カウンタが、該補償値で初期化され、該対応するA/D変換器の該デジタル出力を補償し、それによって、該信号処理手段内の素子の不均一性を均衡化する、信号処理手段。

【請求項26】 それぞれが前記補償値を前記対応する カウンタにロードし、該対応するカウンタの前記デジタ ル出力を補償するN個の初期化回路をさらに有する、請 求項25に記載の信号処理手段。

【請求項27】 それぞれが前記補償値をラッチし、該補償値を前記対応するカウンタの前記出力に加え、該対応するカウンタの前記デジタル出力を補償するN個の初期化回路をさらに有する、請求項25に記載の信号処理手段。

【請求項28】 それぞれが、前記N個のアナログ信号の対応する1つに応答して、サンプリングされたアナログ信号を生成するN個のサンプリング回路をさらに有する、請求項25に記載の信号処理手段。

【請求項29】 前記N個のA/D変換器のそれぞれが、基準ランプ信号を受信するための第1の入力端子および該サンプリングされたアナログ信号を受信するための第2の入力端子を有する、請求項28に記載の信号処理手段。

【請求項30】 前記サンプリング回路のそれぞれが、第1の入力端子および第2の入力端子を有し、前記初期 化期間に、前記所定の基準電圧が、該第1の入力端子および該第2の入力端子にわたって印加され、前記N個の A/D変換器のそれぞれに対応する前記補償値が該A/D変換器の出力で得られる、請求項28に記載の信号処理手段。

【請求項31】 前記信号感知手段が画像感知アレイである、請求項25に記載の信号処理手段。

【請求項32】 前記基準電圧は(Vramp+)ー(Vramp-)-Vshであり、Vshは、前記A/D変換器によって生じるオフセット電圧よりも大きいかまたは少なくとも等しく、Vramp+は、前記基準ランプ信号の最も高い値であり、Vramp-は、該基準ランプ信号の最も低い値である、請求項31に記載の信号処理手段。

【請求項33】 前記補償値が、前記初期化期間に前記 基準電圧が印加されるときの前記対応するA/D変換器 からの前記デジタル信号に対してバイナリ補数である、 請求項25に記載の装置。

【請求項34】 N個のアナログ信号をそれぞれ出力するためのN列の出力ラインを有する信号センサ手段と、N個の入力ラインを有し、それぞれが該N個のアナログ信号の1つにそれぞれ対応するNデジタル信号を生成するためのN個のA/D変換器を有する信号処理手段とを備えた信号感知装置において、該信号処理手段内の素子の不均一性を最小限に抑えるために、該信号処理手段内の該N個のA/D変換器の対応する1つの中のカウンタを初期化する方法であって、

(i)該N個のアナログ信号を生成する前の初期化期間 に、所定の基準電圧を該信号処理手段の該N個のA/D 変換器の出力に結合させ、該N個のA/D変換器のそれ ぞれに対応する補償値を各セットのA/D変換器の出力で得るステップと、

(ii)該N個のアナログ信号を生成する前に、該N個のA/D変換器のそれぞれにおける該カウンタを該対応する補償値で初期化し、該対応するA/D変換器の該デジタル出力を補償し、それによって、該信号処理手段内の素子の不均一性を均衡化するステップと、を包含する方法。

【請求項35】 前記ステップ(ii)が、N個の初期 化回路によって、前記補償値を1つの対応するカウンタ にロードし、該カウンタからの前記デジタル信号出力を 補償するステップをさらに含む、請求項34に記載の方 法.

【請求項36】 前記ステップ(ii)が、N個の初期 化回路によって、前記補償値をラッチし、前記対応する カウンタの出力に該補償値を加えるステップをさらに含む、請求項34に記載の方法。

【請求項37】 前記ステップ(i)の前に、前記N個のサンプリング回路によって前記N個のアナログ信号のそれぞれをサンプリングし、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含む、請求項34に記載の方法。

【請求項38】 前記N個のA/D変換器のそれぞれが、基準ランプ信号を受信するための第1の入力端子および前記サンプリングされたアナログ信号を受信するための第2の入力端子を有する、請求項37に記載の方法。

【請求項39】 前記ステップ(ii)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの前記第1の入力端子および第2の入力端子にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、該A/D変換器の前記出力で得るステップをさらに含む、請求項37に記載の方法。

【請求項40】 前記ステップ(ii)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、前記A/D変換器の出力で得るステップをさらに含む、請求項37に記載の方法。

【請求項41】 前記信号感知アレイが画像感知アレイである、請求項34に記載の方法。

【請求項42】 前記基準電圧は(Vramp+)-(Vramp-)ーVshであり、Vshは、前記A/ D変換器によって生じるオフセット電圧よりも大きいか または少なくとも等しく、Vramp+は、前記基準ランプ信号の最も高い値であり、Vrampーは、該基準 ランプ信号の最も低い値である、請求項38に記載の方法。

【請求項43】 前記補償値が、前記基準電圧が印加さ

れるときの前記対応するA/D変換器からの前記デジタル信号に対してバイナリ補数である、請求項33に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はCMOS型イメージセンサに関し、詳細には、CMOS型イメージセンサ内のA/D変換器の初期化手続きに関する。

[0002]

【従来の技術】センサに焦点が合った光画像を電気信号に変換するために、イメージセンサが使用される。通常、イメージセンサは光検出素子のアレイを含む。このアレイにおいて、アレイ上に画像の焦点が合った場合に、各素子が素子で受光された光輝度に対応する信号を生成する。続いてこれらの信号は、モニタ上に対応する画像を表示するために使用され得る。

【0003】代表的な周知のタイプのイメージセンサの 1つが電荷結合素子(CCD)である。CCDイメージ センサを含む集積回路チップは、特別なプロセスが必要 なために高価である。CCDはまた、要求されるクロッ ク信号および通常必要とされる高電圧のために、比較的 大きな電力を浪費する。CCDイメージセンサとは対照 的に、CMOSアクティブ画素センサ(APS)は、1 つのセンサチップ上に制御、ドライブおよび信号プロセ ス回路をモノリシックに集積できるので、近頃多くの注 目を集めている。CMOS APS画像の利点として、 (1)低電圧動作および低電力消費、(2)オンチップ エレクトロニクスでのプロセス互換性、ならびに(3) 従来のCCDと比較して潜在的に低コストであることが 挙げられる。これらの利点は、標準的なCMOS製造プ ロセスの広範囲に及ぶ利用可能性により得られるもので ある。

[00.04]

【発明が解決しようとする課題】しかし、本発明者は、広面積且つ高密度の画素アレイにおいて、各光検出素子によって生成されたアナログ信号は、寄生容量、抵抗、暗電流漏れ、またはデバイス特性の不均一に起因する影響等の様々な程度の寄生効果を受ける。これらの寄生効果は半導体デバイスに固有のものであり、画像情報の信号一ノイズ比を低下させる。従って、ノイズ問題は、CMOS APSの性能を制限し得る主要な技術的課題を提示する。これらのノイズとして、画像データのサンプリングに関連するkTCノイズ、画像信号を増幅するために使用される回路に関連する1/fノイズ、およびアレイ内の列間の不均一に関連する固定パターンノイズが挙げられる。

【0005】列ラインにおける同一の内部信号についても、デバイスのばらつき、漏れ電流および/または相関 工重サンプリング(CDS)回路間の不整合ならびに1 つの集積回路CMOSセンサチップにおけるA/D変換 器内の比較器が、各A/D変換器の出力において異なる デジタル信号値を生成する。ADCの比較器と異なる列 のセルに対応するCDS回路との性能のばらつきは、列 ライン間のラインピッチが短縮される場合にいっそう悪 くなる。本発明の目的は、A/D変換器およびCDS回 路のこれらの寄生効果を最小化することである。

[0006]

【課題を解決するための手段】本発明によるイメージセ ンサ装置は、N個のアナログ信号をそれぞれ出力するN 列の出力ラインを有するイメージ感知アレイであって、 Nは1より大きい整数である、イメージ感知アレイと、 それぞれがN個のアナログ信号のうちの1つの信号に対 応するN個のデジタル信号を生成するN個の入力ライン を有する信号処理手段と、それぞれが該N個のデジタル 信号のうちの1つの信号を生成するカウンタを含むN個 のA/D変換器を備え、該N個のデジタル信号が生成さ れる前の初期化期間中は、所定の基準電圧が該N個のA /D変換器の入力に接続され、該N個のA/D変換器の それぞれに対応する補償値が得られ、その結果該N個の A/D変換器それぞれの該カウンタが該補償値により初 期化されて、該対応するA/D変換器の該デジタル出力 を補償し、これにより該信号処理手段内の素子の非均一 性を均衡化して、上記目的が達成される。

【0007】イメージセンサ装置は、前記信号処理手段が、それぞれが前記補償値を前記対応するカウンタにロードして、該対応するカウンタの前記デジタル出力を補償する、N個の初期化回路をさらに備えてもよい。

【0008】イメージセンサ装置は、前記信号処理手段が、それぞれが前記補償値を前記対応するカウンタの前記出力にラッチおよび加算して、該対応するカウンタの前記デジタル出力を補償する、N個の初期化回路をさらに備えてもよい。

【0009】イメージセンサ装置は、前記信号処理手段が、それぞれが前記N個のアナログ信号のうちの対応する信号に応答してサンプリングされたアナログ信号を生成する、該信号処理手段の前記N個の入力ラインに接続されるN個のサンプリング回路をさらに備えてもよい。【0010】イメージセンサ装置は、前記N個のA/D変換器のそれぞれが基準ランプ信号を受け取る第1の入力端子と、前記サンプリングされたアナログ信号を受け取る第2の入力端子とを有してもよい。

【0011】イメージセンサ装置は、前記サンプリング 回路のそれぞれが第1の入力端子と第2の入力端子とを 備え、前記初期化期間中、前記N個のA/D変換器のそ れぞれに対応する前記補償値が前記A/D変換器の前記 出力で得られるように、前記所定の基準電圧が該第1お よび第2の入力端子を通して印加されてもよい。

【0012】イメージセンサ装置は、前記初期化期間中、前記A/D変換器の各セットに対応する前記補償値が、該A/D変換器の前記出力で得られるように、前記

所定の基準電圧が、前記サンプリング回路のそれぞれの 出力に印加されてもよい。

【0013】イメージセンサ装置は、前記信号感知アレイはイメージ感知アレイであってもよい。

【0014】イメージセンサ装置は、前記基準電圧は(Vramp+)-(Vramp-)-Vshに等しく、ここでVshは、前記A/D変換器によって生じるオフセット電圧より大きいかまたは該オフセット電圧に少なくとも等しく、 Vramp+は前記基準ランプ信号の最高値であり、 Vramp-は該基準ランプ信号の最低値であってもよい。

【0015】イメージセンサ装置は、前記補償値が、前記初期化期間中に前記基準電圧が印加されるとき、対応するA/D変換器からの前記デジタル信号に対するバイナリ補数であってもよい。

【0016】イメージセンサ装置は、前記イメージセンサがCMOSタイプのイメージセンサであってもよい。 【0017】イメージセンサ装置は、前記CMOSタイプのイメージセンサがモノリシックCMOSタイプのイメージセンサであってもよい。

【0018】本発明によるN個のアナログ信号をそれぞ れ出力するためのN列の出力ラインを有する画像感知ア レイと、N個の入力ラインおよびそれぞれがN個のアナ ログ信号の1つに対応するN個のデジタル信号を生成す るためのN個のA/D変換器を有する信号処理手段とを 有する信号センサ装置を初期化する方法は、(a)該N 個のアナログ信号を生成する前の初期化期間に、所定の 基準電圧を該信号処理手段の該N個のA/D変換器の出 力に結合させ、各セットのA/D変換器に対応する補償 値をそれぞれの該N個のA/D変換器の該出力で得るス テップと、(b) 該N個のアナログ信号を生成する前 に、該N個のA/D変換器のそれぞれにおけるカウンタ を該対応する補償値で初期化し、該対応するA/D変換 器のデジタル出力を補償し、それによって、該信号処理 手段内の素子の不均一性を均衡化するステップとを包含 し、それにより上記目的が達成される。

【0019】前記ステップ(b)が、前記補償値を、1 つの対応するカウンタにロードし、N個のサンプリング 回路によって該カウンタからのデジタル信号出力を補償 するステップをさらに含んでもよい。

【0020】前記ステップ(b)が、前記補償値をラッチし、Nセットのサンプリング回路によって前記対応するカウンタの前記出力に該補償値を加えるステップをさらに含んでもよい。

【0021】前記ステップ(a)の前に、前記N個のサンプリング回路によって前記N個のアナログ信号のそれぞれをサンプリングし、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含んでもよい。

【0022】前記N個のA/D変換器のそれぞれが、基

準ランプ信号を受信するための第1の入力端子および該 サンプリングされたアナログ信号を受信するための第2 の入力端子を有してもよい。

【0023】前記ステップ(b)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの前記第1の入力端子および第2の入力端子にわたって印加し、各セットのA/D変換器に対応する前記補償値を、該A/D変換器の出力で得るステップをさらに含んでもよい。

【0024】前記ステップ(b)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、該A/D変換器の出力で得るステップをさらに含んでもよい。

【0025】前記信号感知アレイが画像感知アレイであってもよい。

【0026】前記基準電圧は(Vramp+)-(Vramp-)-Vshであり、Vshは、前記A/D変換器によって生じるオフセット電圧よりも大きいかまたは少なくとも等しく、Vramp+は、該基準ランプ信号の最も高い値であり、Vramp-は、該基準ランプ信号の最も低い値であってもよい。

【0027】前記補償値が、前記基準電圧が印加されるときの前記対応するA/D変換器からの前記デジタル信号に対してバイナリ補数であってもよい。

【0028】前記イメージセンサ装置が、CMOS型イメージセンサであってもよい。

【0029】本発明によるイメージセンサは、請求項2 3に記載のイメージセンサであって、前記CMOS型イメージセンサが、モノリシックCMOS型イメージセンサであり、それにより上記目的が達成される。

【0030】本発明によるN個のアナログ信号をそれぞれ出力するためのN列の出力ラインを有する信号感知手段を有する信号センサ装置において使用される信号処理手段は、それぞれが該N個のアナログ信号の1つに対応するN個のデジタル信号を生成するためのN個の入力ラインを有し、それぞれが該N個のデジタル信号の1つを生成するためのカウンタをそれぞれ有するN個のA/D変換器をさらに有し、該N個のデジタル信号が生成される前の初期化期間において、所定の基準電圧が該N個のA/D変換器の入力に結合され、該N個のA/D変換器のそれぞれに対応する補償値が得られ、該N個のA/D変換器のそれぞれに対応する補償値が得られ、該N個のA/D変換器のそれぞれにおける該カウンタが、該補償値で初期化され、該対応するA/D変換器の該デジタル出力を補償し、それによって、該信号処理手段内の素子の不均一性を均衡化し、それにより上記目的が達成される。

【0031】それぞれが前記補償値を前記対応するカウンタにロードし、該対応するカウンタの前記デジタル出力を補償するN個の初期化回路をさらに有してもよい。 【0032】それぞれが前記補償値をラッチし、該補償 値を前記対応するカウンタの前記出力に加え、該対応するカウンタの前記デジタル出力を補償するN個の初期化回路をさらに有してもよい。

【0033】それぞれが、前記N個のアナログ信号の対応する1つに応答して、サンプリングされたアナログ信号を生成するN個のサンプリング回路をさらに有してもよい。

【0034】前記N個のA/D変換器のそれぞれが、基準ランプ信号を受信するための第1の入力端子および該サンプリングされたアナログ信号を受信するための第2の入力端子を有してもよい。

【0035】前記サンプリング回路のそれぞれが、第1の入力端子および第2の入力端子を有し、前記初期化期間に、前記所定の基準電圧が、該第1の入力端子および該第2の入力端子にわたって印加され、前記N個のA/D変換器のそれぞれに対応する前記補償値が該A/D変換器の出力で得られてもよい。

【 0 0 3 6 】前記信号感知手段が画像感知アレイであってもよい。

【0037】前記基準電圧は(Vramp+)-(Vramp-)-Vshであり、Vshは、前記A/D変換器によって生じるオフセット電圧よりも大きいかまたは少なくとも等しく、Vramp+は、前記基準ランプ信号の最も高い値であり、Vramp-は、該基準ランプ信号の最も低い値であってもよい。

【0038】前記補償値が、前記初期化期間に前記基準 電圧が印加されるときの前記対応するA/D変換器から の前記デジタル信号に対してバイナリ補数であってもよ い

【0039】本発明によるN個のアナログ信号をそれぞれ出力するためのN列の出力ラインを有する信号センサ手段と、N個の入力ラインを有し、それぞれが該N個のアナログ信号の1つにそれぞれ対応するNデジタル信号を生成するためのN個のA/D変換器を有する信号処理手段とを備えた信号感知装置において、該信号処理手段内の素子の不均一性を最小限に抑えるために、該信号処理手段内の該N個のA/D変換器の対応する1つの中のカウンタを初期化する方法は、(i)該N個のアナログ信号を生成する前の初期化期間に、所定の基準電圧を該信号処理手段の該N個のA/D変換器の出力に結合させ、該N個のA/D変換器のそれぞれに対応する補償値を各セットのA/D変換器の出力で得るステップと、

(ii)該N個のアナログ信号を生成する前に、該N個のA/D変換器のそれぞれにおける該カウンタを該対応する補償値で初期化し、該対応するA/D変換器の該デジタル出力を補償し、それによって、該信号処理手段内の素子の不均一性を均衡化するステップとを包含し、それにより上記目的が達成される。

【0040】前記ステップ(i i)が、N個の初期化回路によって、前記補償値を1つの対応するカウンタにロ

ードし、該カウンタからの前記デジタル信号出力を補償 するステップをさらに含んでよい。

【0041】前記ステップ(ii)が、N個の初期化回路によって、前記補償値をラッチし、前記対応するカウンタの出力に該補償値を加えるステップをさらに含んでよい。

【0042】前記ステップ(i)の前に、前記N個のサンプリング回路によって前記N個のアナログ信号のそれぞれをサンプリングし、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含んでよい。

【0043】前記N個のA/D変換器のそれぞれが、基準ランプ信号を受信するための第1の入力端子および前記サンプリングされたアナログ信号を受信するための第2の入力端子を有してもよい。

【0044】前記ステップ(ii)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの前記第1の入力端子および第2の入力端子にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、該A/D変換器の前記出力で得るステップをさらに含んでよい。

【0045】前記ステップ(ii)が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力にわたって印加し、前記N個のA/D変換器のそれぞれに対応する前記補償値を、前記A/D変換器の出力で得るステップをさらに含んでよい。

【0046】前記信号感知アレイが画像感知アレイであってもよい。

【0047】前記基準電圧は(Vramp+)-(Vramp-)-Vshであり、Vshは、前記A/D変換器によって生じるオフセット電圧よりも大きいかまたは少なくとも等しく、Vramp+は、前記基準ランプ信号の最も高い値であり、Vramp-は、該基準ランプ信号の最も低い値であってもよい。

【0048】前記補償値が、前記基準電圧が印加されるときの前記対応するA/D変換器からの前記デジタル信号に対してバイナリ補数であってもよい。

【0049】CMOSプロセスによって製造されたアクティブ画素イメージセンサを本明細書中で説明する。本発明のアクティブ画素イメージセンサは、光感知ダイオードの2次元画素アレイコアを含む。光感知ダイオードの伝導率は光ダイオードが受光する光の大きさに関係する。フォトダイオードによって生成されたアナログ信号はソースホロウ増幅器によって緩衝され、行トランジスタによってアクセスされ、アレイ内の各列に結合される。各列ラインにおけるアナログ信号は、各列ラインに結合されたA/D変換器(ADC)によってデジタル信号に変換される。他の方法のうち、A/D変換器は高利得比較器、つまり特定のタイミングシーケンスと同調した基準ランプ信号で調整された8ビットバイナリカウン

タによって形成され得る。A/D変換回路に時間フレー ム内でA/D変換を実行するために、特定のタイミング シーケンスを用いて、このインターバルの間に行内の全 ての感知素子が各光レベルをデジタル値に変換する。タ イミングにより、得られたデジタル信号値はチップの別 の機能ブロックに配送されるか、もしくは、この期間ま たは別の期間の間、処理についてチップをオフにする。 しかし、好適な実施形態において、第1の行ラインの読 み出し動作の前に、各列ライン上のCDSの入力ノード の電位は「基準」電圧に設定され、続いて、各列上の値 がA/D変換器によってデジタル値に変換される。得ら れた出力デジタルデータは、A/D変換器とCDS回路 とのデバイス特性のばらつきに起因する不均一およびば らつきに関する情報を含む。次に、このようにして得ら れた各出力ラインに対応するデジタルデータ値は、画素 アレイの行上での実際のA/D動作に続く動作を実行す る前に、各ADCカウンタの初期値として用いられる。 従って、A/D変換器およびCDS回路の主要な寄生効 果および歪みは、続いて行われる実際の画像のA/D変 換の間に最小化される。

[0050]

【発明の実施の形態】ここで、添付の図面を参照して、以下に本発明がより詳細に説明される。図面には発明の実施態様が示される。示される実施態様の1つはCMO Sイメージセンサのアプリケーションに関するが、当業者には、本発明が多くの異なる形態で例示され得、且つ本明細書中に提示される実施態様およびアプリケーションに限定されるように解釈されるべきではないことが、理解される。これらの実施態様は、むしろ、本開示が十分且つ完全であり、発明の精神を当業者に十分に伝えるために提供される。図面中、同一の番号は同一の要素を示す。

【0051】図1は、1つの集積回路チップ上に形成さ れた640×480CMOSアクティブ画素イメージセ ンサのアーキテクチャを示す。イメージセンサコアアレ イ19は、参照符号10で示される光検出素子の2次元 画素アレイを含む。光検出素子は、図2で示される回路 と同一の回路を含む。タイミング/制御理論15から出 る制御信号152を備える行アドレスシフトレジスタ1 2は、1行づつアドレスするために、コアアレイ19に 接続される。シフトレジスタ12の出力は、アドレスラ イン21によってコアアレイ19に1行づつアドレス し、それにより、所定のフレームレートタイミング要求 にしたがって列ライン14にアナログ信号を読み出す。 【0052】1つの実施態様において、各A/D変換器 16は、周知の相関倍加サンプリング(CDS)回路1 8を介して、対応する列ライン14からアナログ信号を 受け取るために接続され、各アナログ信号をデジタル信 号に変換する。デジタル信号は、対応する画素素子10 によって検出される光輝度のグレーレベルを表す。例え

ば8ビットA/D変換が実行される場合、アナログ信号は256の値を有し、それぞれが光学輝度の程度を表す。CDS回路18の機能は、以下に、図4が説明される際に記載される。タイミング/制御理論15は、タイミング信号、例えば、CDS回路18を動作させるスイッチング信号、行アドレスシフトレジスタ12を動作させる制御信号、およびシステムの動作を制御するためのシフトレジスタ13を動作させる信号を出力する。

【0053】感知動作が実行される場合、画像は、画像の異なる部分が各画素素子10に当たるように、イメージセンサコア19上に焦点を合わせられる。図2に示されるように、各光検出素子10はフォトダイオード20、またはそれに相当する光感知デバイスを含む。その光感知デバイスは、フォトゲート、バイポーラフォトトランジスタなど、伝導電流が、光感知装置の連結部に当たる光輝度に関連するものである。

【0054】図2に示すように、露光周期の初期において内部列ライン24は隔離されており、それは、読み出し信号RDが非活動状態にあることにより、アクセストランジスタM3がオフにされているためである。フォトダイオード20は、始めに、リセットトランジスタM1によって、VDDレベルに近い値にリセットされる。リセットトランジスタM1は、図1の行アドレスシフトレジスタ12から出力されるリセット信号RSTが活動状態にあることで、オンにされる。

【0055】信号RSTが非活動状態にあることでリセ ットトランジスタM1がオフにされるに伴って、露光が 開始する。これは、フォトダイオード電流が、その上に 当たる光に起因して、自らの固有電気容量を放電し、ノ ードPにおける電荷を減少させることを可能にする。図 5に示される時間間隔、 tero、は画像露光の時間であ る。時間間隔は、RST信号の下降遷移において開始 し、RST信号の上昇遷移において終了する。露光開始 から十分な時間の後、その行のアクセストランジスタM 3は活動RD信号によってオンにされる。上記の十分な 時間とは、異なる画像感度または露光制御を提供するた めに、変更され得る。アクセストランジスタM3がオン にされると、ソースホロウトランジスタM2およびアク セストランジスタM3を介して変換される、ノードPに おけるフォトダイオード電圧は、内部列ライン24に接 続される。電圧は、ソースホロウトランジスタM2の効 果によってオフセットされ、もちろん、トランジスタM 2の特性によって変化する。この電圧は列ライン24の 端部における回路に格納される。次いで、露光インタバ ルの最後において、行におけるリセットトランジスタM 1は再びオンにされ、フォトダイオード20のカソード ノードPに接続されるソースホロウM2の入力をVDD に近い値にリセットする。続く相関倍加サンプリング (CDS)回路18によって感知される実際の信号は、 リセット信号RSTが起動される前と後でのノードCに

おける信号の差であり、△V。で表される。異なる瞬間におけるノードCの信号の削除は周知のCDS回路によって達成され、その詳細は本発明のよっては網羅されない。異なる時間における内部列ライン24での信号の双方は、ソースホロウM2およびアクセストランジスタM3のオフセットを含み、それにより、内部列ライン24に関連するエラーは自動的に無効にされる。次いで、信号の差は、デジタル値への変換のためにA/D回路16に提供される。すなわち、実際の画像獲得動作は、露光時間の終了時およびリセット信号RSTが起動された後のそれぞれにおいて、列ノードCにおける信号の差を獲得することにより行われる。

【0056】図3は、例示的なA/D変換器16の機能 ブロック図である。示されるA/D変換器16は、高利 得比較器32、クロックゲーティング理論34、および 8ビットバイナリカウンタ36、および2つのインバー タ33、35を含む。しかし、信号のデジタル値への変 換を可能にする他の設定も、また、可能である。図3の 実施態様では、基準ランプ信号38は比較器32の非イ ンバーティング入力ノードに入力され、CDS回路から のアナログ信号31は比較器32のインバーティング入 カノードに入力される。クロック信号39は、インバー タ33の出力信号によりゲートされる。A/D変換を行 う際、規準ランプ信号38が上昇を開始し、クロック信 号39がその動作を開始するに伴い、カウンタ36はカ ウントを開始する。規準ランプ信号38がアナログ信号 31と等しい場合、比較器32の出力はフリップし、且 つクロックゲーティング理論34を介して、クロック信 号39のゲートを解除する。したがってカウンタ36の 出力は、カウンタがカウントを停止した場合、アナログ 信号31に対応するデジタル値を表す。Vramp-値 はランプ信号38の最低レベルであり、Vramp+は ランプ信号38の最高レベルである。

【0057】図4に示されるように、入力から出力へのアナログ信号31の重要経路は、ソースホロウM2、アクセストランジスタM3、内部列ライン24、CDS回路18、およびA/D変換器16内の比較器回路32を含む。異なるフォトセル10におけるノードP上の同一のアナログ信号についてさえも、ソースホロウM2間での装置のばらつき、およびアクセストランジスタM3間での装置のばらつきは、各フォトセル10の、対応する内部列ライン24上において異なる信号値を発生する。これらのばらつきは、前述の、周知のCDS回路18によって最小限にされ得る。

【0058】2つの連続する行ラインにおけるピクセルについての読み取りタイミングは、例示的に図5に示される。S1およびS2信号は、それぞれ、図4のスイッチS1およびS2を動作させる。例として、図5では、480行ラインについて30Hzフレームレートに対応する、ライン時間間隔69.4μsが開示され、且つ後

に、適用可能な場合に用いられる。

【0059】しかし、各列ラインにおける同一の内部信号についてさえ、装置のばらつき、漏れ電流、および/またはCDS回路18、および1つの集積回路CMOSセンサチップにおけるA/D変換器16内の比較器32の間での不整合は、各A/D変換器16の出力において異なるデジタル信号値を発生する。ADC比較器と、異なる列のセルに対応するCDS回路の比較器との間の動作のばらつきは、列ライン24間のラインピッチが縮小されるに伴い悪化する。A/D変換器16およびCDS回路18におけるこれらの寄生効果を最小限にするために、以下の好適な実施態様が用いられる。

【0060】図6aの回路および図6bのタイミングに示されるように、本発明は、フレーム時間スロットの始まり時かつ各フレーム内の第1ラインに対する読み出し動作の前において各列に対し一続きの動作を与える。図6bにおいて、信号S1およびS2上の時刻 t_2 および t_3 におけるパルスの発生は、実際の画像信号のサンプリングに関与する。本発明は、2つの従来のスイッチS1およびS2に加えて、異なる信号を選択的に送信するために、図6bに示される対応する信号S3およびS4によって動作されるさらなる2つの追加スイッチS3およびS4を設置する。

【0061】時刻も1。において、各内部列ライン24 は、スイッチS3によってVLへ引き下げられる。次 に、このVL電圧は、時刻 t_{1b} においてスイッチS1を ONにすることによって、CDS回路18の差動増幅器 60の反転入力ノード(SIG)に格納される。時刻も 1。において、スイッチS4はONにされ、内部列ライン 24のすべてをVHにプリセットさせる。なお、スイッ チS4は、スイッチS1がONの場合、ONにされ得な い。好ましい実施態様において、VHおよびVLは一般 に、Vrefで示されるVHとVLとの差が(Vram p+)-(Vramp-)-Vsh以下であるように設 定される。ここで、Vramp+およびVramp-を それぞれ最高および最低レベルのランプ信号(図3で使 用)であり、Vshは、最大有効電圧オフセットであ る。最大有効電圧オフセットは、任意の所定列に対する ADCおよびCDS回路を組合わせることによって生じ させることができ、正方向において任意の所定の製造プ ロセスに対して許容である。時刻tidにおいて、電圧V Hは、スイッチS2をONにすることによってCDS回 路18の差動増幅器60の非反転入力ノード(PRE) に転送され、格納される。その結果、時刻tldの直後 に、アレイの各列に対してCDS回路18の出力は、各 CDSに対するオフセット電圧が非常に小さいと仮定す ると、ノード (PRE) 上のVHからノード (SIG) 上のVLを引くことによって得られるVrefである。 なお、スイッチS2は、M3が実際の画像信号のサンプ リングに対してONにされる前に、OFFにされる。

【0062】図7aは、図6aの場合と比較して、CD S回路18の出力時におけるVref(=VH-VL)電圧の生成についての別の例を示す。図7bにおいて示されるように、時刻 t_1 においてスイッチS3およびS4をONにすることによって差動増幅器60の入力ノード(SIG)および(PRE)をVLおよびVHレベルにそれぞれプリセットすることにより、目的は達成される。予想されるように、各CDSに対するオフセット電圧が非常に小さいと仮定すると、CDS回路18の出力は、Vref(=VH-VL)となる。図7bにおいて、信号S1およびS2上の時刻 t_2 および t_3 におけるパルスの発生は、実際の画像信号のサンプリングに関与する。

【0063】さらに、CDS回路によって起される列間の不均一性が非常に小さく無視できる場合、列間のADC回路によって起こされる部分に対してのみ補償がなされ得る。この場合、各列上のADCの入力への偽画像信号としてのVref(=VH-VL)電圧の生成は、図8bに示される時刻 t_1 において図8aにおけるスイッチS3をONにすることによってVrefへのADCの入力ノードをプリセットすることによってなされ得る。図8bにおける信号S1およびS2上の時刻 t_2 および t_3 におけるパルスの発生は、実際の画像信号のサンプリングに関与する。

【0064】上述された3つの方法のいずれか1つを採用することによって、CDS回路18の出力における電圧は、図6 bに示されるt_{1d}からt₂までの期間あるいは図7bおよび8bに示されるt₁からt₂までの期間においてADC回路16によってデジタル値に変換される。アレイ内の各列に対するADC回路およびCDS回路の各比較器に対するオフセット電圧が互いに逸脱する場合、ADC回路からのデジタル値出力が同じVref信号下において列間で異なる。

【0065】本発明によって、初期化期間中に1つのADC回路について得られたデジタル値のバイナリ補数は、フレーム時間スロット内で各行ラインに対して実際の画像値変換が行われる前に、対応するADC16内のカウンタを初期化するために使用される。すなわち、それぞれの列に対してADCのカウンタの各初期値は、列間のADCおよびCDS回路によって起こされるオフセットを最小化するように使用される。発明は、動作例の結果の以下の詳述によってさらに実現され得る。

【0066】以下に、例として、いずれの方向についても最大許容出力電圧シフトVshを0.5ボルトに選択し得る。しかし、実際の条件下においては、正方向のVsh値は、負方向のVsh値と異なる可能性は高い。さらに、比較器32へのアナログ信号31の入力がVramp+値およびVramp-値の範囲にある間においてランプ信号のVramp+およびVramp-の電圧差を3.5ボルトに選択し得る。統計的アプローチによる

と、上記範囲(±0.5ボルト)から逸脱するデバイス 特性を有するすべての画像センサチップは、選択から外 される。製造プロセスおよび露光時間間隔を適切に選択 することによって、いずれの方向にもVsh=O. 5ボ ルトを有する0.5ボルトから3ボルトまで動く△Vc の信号の範囲を設計し得る。したがって、最終的な出力 値は、3.5ボルトを超えず、0ボルトを下回らない。 $\triangle V c = 3$ ボルトは、光輝度の全開値に対応し、 $\triangle V c$ =0.5ボルトは、暗黒に対応する。例えば、画像感知 期間中において、時刻t2およびt3において対応するス イッチのそれぞれの作用の後に、CDS回路への入力信 号の最大差は3ボルトになることがあり、したがって実 質的に3.5ボルトのアナログ信号を出力する。他方、

Voc. =11111111=255(十進法).....

Voca =11011010=218(十進法)......

Voc_ =10110110=182(十進法)..... 2.5 ボルトに対応 ...(3)

CDS回路へ入力される信号の最小差は、0.5ボルト であり得、したがって実質的にOボルトのアナログ信号 を出力する。したがって、A/D変換器16の出力の動 的範囲は、Vshを考慮すると、〇ボルトから3.5ボ ルトである。

【0067】本発明を用いず、Vshが±0.5ボルト である△Vc=3ボルトに対して、8ビットA/D変換 器16は、これに対応して、以下に示される値を有する Voc_n、Voc₊、Voc₋を出力する。この現象は、 本発明者が解決しようと意図する列間の不均一性であ る。

[0068]

【数1】

3、5 ボルト (対応 …(1)

3 ボルトに対応(2)

【0069】画像信号の実際のアナログ信号変換の前 に、本発明は、A/D変換器内のカウンタのオートキャ リブレーションがアレイ内の異なるピクセル列間の不均 一性をすべてオフセットするように行われる間、初期化 期間を与える。各画像フレーム時間の間、フレームの第 1行の読み出し動作の前に一度、基準電圧Vrefに対 して各列ラインのCDS18またはA/D変換器16の 入力をプリセットすることによって、カウンタの初期化 が行われる。

【0070】例えば、初期化期間中にVref=(Vr amp+)-(Vramp-)-Vsh=3.5ポルト-0.5ボルト=3ボルトを使用し得る。次に、A/D

Voc. =11111111=255(十進法)......

3 ボルトに対応(5) Voc. =11011010=218(十進法)......

Voc_ =10110110=182(十進法)..... 2、5 ボルトに対応 ...(6)

列 x: 00000000=0(十進法).....(7)

列 Y: 00100101=37(十進法).....(8)

列 Z: 01001001=73(十進法).....(9)

【0072】上記のバイナリ補数データはそれぞれ、列 ラインX、YおよびZに対応する各ADC回路16内の 各カウンタを初期化するために使用される。つまり、本 発明によれば、初期化期間後であり且つ実際のイメージ 信号のためのA/D変換が行毎に行われる前には、列ラ インX、ラインY、ラインZに対応する各ADC回路1 6内のカウンタの初期値はそれぞれ0、37および73 である。好適な実施形態では、図10に示される初期化 回路は、A/D変換器内のカウンタに接続され、初期化 回路の出力は、初期化期間中に本発明によるA/D変換 器内のカウンタを初期化するために使用される。図10

変換動作が、対応するデジタル出力データを各列に対し て生成するように行われる。3つの列ラインX、Y、お よびZに対するA/D変換動作の結果がそれぞれ項目 (4)、(5)、および(6)に示されるとする。本発 明は、項目(7)、(8)、および(9)において以下 にリストされるように、項目(4)、(5)、および (6)のバイナリデータをバイナリ補数に反転させるこ とによって必要なオフセット値を得るために、項目 (4)、(5)、および(6)におけるデータを使用す る。

[0071]

【数2】

3.5 ボルトに対応 …(4)

では、カウンタからの出力信号を初期化回路のラッチに ラッチするために、ラッチイネーブル信号が使用され る。SCTR信号は、ラッチからの出力(ISO、IS 1、... IS7)をイネーブルにして、上述のように カウンタをプレロードする。

【0073】実際の画像獲得がそれぞれ上述の方法によ り初期化される前の各列ライン用のADC回路16内の カウンタの値により、各A/D変換器の寄生効果によっ て生じる不均一性が最小限となる。

【0074】例えば、実際のイメージ信号のサンプリン グ中、上述の列ラインX、ラインY、ラインZのための

△Vc信号がそれぞれ3ボルトに等しいとき、本発明に よれば、列ラインXのための得られるA/D出力はO+ 255、すなわち255であり得る。同様に、本発明に よれば、列ラインYのための得られるA/D出力は37 +218、すなわち255であり得る。同様に、本発明 によれば、列ラインZのための得られるA/D出力は7 3+182、すなわち255であり得る。つまり、本発 明ではない場合は、実際のイメージ信号のサンプリング 中、 $\Delta V c = 3$ ボルトに対して、列ラインX、ライン Y、ラインZのための各A/D出力は、リスト項目 (1)、(2)および(3)に示される出力であり得

Voc,=01001001=73(十進法)......

Voc =00000000=0(十進法).....

インY、ラインZのための各A/D出力はすべて255 に等しく、すべての列の均一性が予想通りに実現され

【0075】同様に、本発明が提供されない場合、およ $V\Delta Vc = 0.5$ ボルトで、Vshが ± 0.5 ボルトで あるときは、8ビットのA/D変換器は対応して以下に 示すような値を有するVoc_n、Voc+、Voc_を 出力することが仮定される。

る。これに対して、本発明の実施では、列ラインX、ラ

[0076]

【数3】

|ボルトに対応(10)

Voca=00100100=36(十進法)...... ひ5ボルトに対応(11)

0 ボルトに対応(12)

【0077】本発明では、実際のイメージ信号のサンプ リング中に、上述の列ラインX、ラインY、ラインZの ための ΔV c信号がそれぞれ0.5ボルトに等しいと き、列ラインXのための得られるA/D出力はO+7 3、すなわち73であり得る。同様に、本発明によれ ば、列ラインYのための得られるA/D出力は37+3 6、すなわち73であり得る。同様に、本発明によれ ば、列ラインZのための得られるA/D出力は73+ 0、すなわち73であり得る。つまり、本発明ではない 場合、実際のイメージ信号のサンプリング中、 ΔV c= 0.5ボルトに対して、それぞれのA/D出力は、リス ト項目(10)、(11)、および(12)に示される 出力であり得る。これに対して、本発明の実施では、そ れぞれのA/D出力はすべて73に等しく、すべての列 の均一性が予想通りに実現され得る。

【0078】実際の実施においてもっと高い解像度が必 要とされる場合は、ADCカウンタのビット数を、要件 に適合するように8ビットを超えて増大させ得る。図3 に示されるタイプ以外のタイプのADCが利用可能であ り、これらを使用しても、依然として本発明の精神から 外れることなく本発明の目的を達成し得る。

【0079】本発明をCMOSタイプのイメージセンサ チップに適用する場合を例として記述したが、本発明 は、A/D変換器アレイを用いアレイ内の変換器にわた って出力の均一性を必要とするいかなる回路に対しても 適用可能である点に留意することが重要である。

【0080】本発明の好適な実施形態について記述およ び図示したが、上記の請求の範囲によって規定される本 発明の精神および範囲から外れることなく様々な等価の 改変がなされ得ることは当業者には明白であり得る。

【0081】例えば、上述のように図10に例示した回 路を用いてADCのカウンタを初期化する代わりに、各 フレームの初期化期間中に各ADCの出力を相補するこ とによって初期化値を得てもよい。次に得られた初期化 値はデータラッチ回路に格納される。実際の画像獲得動 作中は、これらの値は次にそれぞれ、追加の加算器回路 によってADCの各出力に加算され、列間の不均一性を オフセットする。本発明はCMOSセンサへの適用に限 定されるものではなく、様々なタイプのセンサ10を用 いることによって物理的変化または化学的変化を含む、 温度感知、圧力感知などの幅広い範囲の他の信号感知に 適用可能である。

【0082】N個のA/D変換器にわたる不均一性を最 小限に抑えるために、単一チップCMOS型イメージセ ンサのN個のA/D変換器の対応するセット(Nは、1 より大きい整数)のA/D変換器内のカウンタを初期化 する方法を提供する。

【0083】単一チップCMOS型イメージセンサは、 N個のアナログ信号をそれぞれ出力するためのN列の出 カラインを有する画像感知アレイ、およびそれぞれがN 個のアナログ信号の1つにそれぞれ対応するN個のデジ タル信号を生成するための信号処理装置を有する。信号 処理装置は、N個の入力ラインおよびそれぞれがN個の デジタル信号の1つを生成するためのそれぞれのカウン タを有するN個のA/D変換器を有する。 方法は、信号 処理装置のN個の入力ラインのそれぞれに所定の基準電 圧を印加し、各セットのA/D変換器に対応する補償値 を得るステップを含む。方法はさらに、各対応するセッ トのA/D変換器のカウンタに、N個のデジタル信号を 生成する前に、各セットのA/D変換器に対応する補償 値をロードすることを含む。

[0084]

【発明の効果】N個のA/D変換器にわたる不均一性を 最小限に抑えるために、単一チップCMOS型イメージ センサのN個のA/D変換器の対応するセット(Nは、 1より大きい整数)のA/D変換器内のカウンタを初期 化する。

【図面の簡単な説明】

【図1】従来技術による640×480CMOSアクティブ画素イメージセンサのブロック図である。

【図2】従来技術によるアクティブ画素セルの模式図およびその基本的動作タイミングである。

【図3】従来技術による8ビットA/D変換器の機能ブロック図およびその基準ランプタイミング図である。

【図4】従来技術によるアナログ信号クリティカルパスを示す簡略化された模式図である。

【図5】従来技術による2つの連続する行ライン内の画素についての読み出し動作タイミング図である。

【図6a】寄生効果の歪みを低減する本アプリケーションのある好適な実施形態の簡略化された模式図である。

【図6 b】図6 aの動作タイミング図である。

【図7a】寄生効果の歪みを低減する本アプリケーションの別の好適な実施形態の簡略化された模式ブロック図である。

【図7b】図7aの動作タイミング図である。

【図8a】寄生効果の歪みを低減する本アプリケーションの別の好適な実施形態の模式ブロック図である。

【図8b】図8aに対応する読み出し動作のタイミング 図である


【図9】8ビットADC基準ランプタイミング図である。

【図10】好適な実施形態による、初期化回路が、例えばカウンタの初期化を実行する様子を示す図である。


【符号の説明】

- 13 シフトレジスタ
- 14 列ライン
- 16 A/D回路
- 18 CDS回路
- 24 内部列ライン
- 60 差動増幅器


【図1】





【図9】




【図2】














【図7b】




【図6a】




【図7a】



【図8a】




【図8b】



【図10】

"初期化"回路



フロントページの続き

(71)出願人 599121942

12th Fl., No. 214, Sec. 1, Ho pin East Rd., Taipei, Taiwan

(72)発明者 李學能

台湾, 台北, ホ ピン イースト ロ ード, セクション 1, ナンバー214, 12ティーエイチ フロア

Fターム(参考) 5CO24 AAO1 CAO5 CA14 FAO1 GAO1 GA31 HAO6 HAO7 HA14 HA17 HA23 JA04